一、CMOS反相器基礎(chǔ)結(jié)構(gòu)與工作原理

CMOS 反相器由 NMOS 晶體管與 PMOS 晶體管組合而成。當(dāng)輸入端接入邏輯高電壓時(shí)，PMOS 晶體管截止，NMOS 晶體管導(dǎo)通，輸出端子經(jīng)低電阻路徑連接至 0V。而當(dāng)輸入端為邏輯低電壓時(shí)，PMOS 導(dǎo)通，NMOS 截止，輸出端經(jīng)低電阻路徑連接到 VDD。由此實(shí)現(xiàn)邏輯高電平輸入對(duì)應(yīng)邏輯低電平輸出，邏輯低電平輸入對(duì)應(yīng)邏輯高電平輸出的反轉(zhuǎn)功能。

二、動(dòng)態(tài)功耗詳解

盡管 CMOS 反相器在穩(wěn)態(tài)下近乎不消耗電流，但在邏輯轉(zhuǎn)換過程中會(huì)產(chǎn)生成功率損耗，動(dòng)態(tài)功耗主要包含開關(guān)功耗與短路功耗兩方面。

（一）開關(guān)功耗

輸入邏輯轉(zhuǎn)換時(shí)，瞬態(tài)電流流動(dòng)用于給電路中的電容充電或放電。低輸出轉(zhuǎn)高輸出時(shí)，電流流通以對(duì)負(fù)載電容充電，使輸出電壓上升至 VDD 水準(zhǔn)，如下圖充電電流路徑所示。

高輸出轉(zhuǎn)低輸出時(shí)，電容則通過相應(yīng)路徑放電，致使輸出電壓降低。

估算 CMOS 反相器開關(guān)損耗可依據(jù)公式 P = CL × VDD² × f，其中 CL 為負(fù)載電容，VDD 為電源電壓，f 為開關(guān)頻率。CL × VDD² 計(jì)算單個(gè)開關(guān)周期所需能量，乘以每秒循環(huán)次數(shù) f 后轉(zhuǎn)換為功率形式。

（二）短路功耗

短路功耗源于邏輯電平轉(zhuǎn)換期間的瞬態(tài)短路電流。CMOS 反相器處于穩(wěn)定邏輯狀態(tài)時(shí)，僅有一個(gè)晶體管導(dǎo)通，電流難以從 VDD 流向地。但在邏輯狀態(tài)轉(zhuǎn)換的短暫交叉期內(nèi)，NMOS 和 PMOS 晶體管均呈現(xiàn)一定程度的導(dǎo)電性，形成短路路徑，電流經(jīng)此短路從 VDD 流向地，造成能量損失，如下圖所示邏輯電平轉(zhuǎn)換時(shí)的短路情形。

三、靜態(tài)功耗探究

理想狀況下，CMOS 反相器穩(wěn)態(tài)工作時(shí) PMOS 與 NMOS 不同時(shí)導(dǎo)通，電源與地之間無直流通路，靜態(tài)功耗歸零。然而實(shí)際電路中，源或漏與襯底間的反偏二極管存在微弱泄漏電流 Istat，此泄漏電流引發(fā)的靜態(tài)功耗可表示為 P = VDD × Istat 。

泄漏電流產(chǎn)生的根源在于源或漏與襯底之間存在反偏二極管，在一定電壓下會(huì)有少量載流子跨越結(jié)區(qū)，形成微小電流。這些反偏二極管的特性、晶體管的幾何結(jié)構(gòu)、半導(dǎo)體材料的特性以及工作溫度等多因素均會(huì)對(duì)泄漏電流的大小產(chǎn)生影響。溫度升高時(shí)，半導(dǎo)體材料中載流子的熱激發(fā)增強(qiáng)，泄漏電流往往會(huì)增大，從而增加靜態(tài)功耗。此外，晶體管的制造工藝 imperfections 也可能導(dǎo)致泄漏電流超出理想水平。

深入理解 CMOS 反相器的功耗特性，對(duì)于優(yōu)化電路設(shè)計(jì)、降低能耗以及提升整體性能具有極為關(guān)鍵的意義。在實(shí)際應(yīng)用中，需綜合考量動(dòng)態(tài)與靜態(tài)功耗，采取有效的優(yōu)化策略，以實(shí)現(xiàn) CMOS 反相器在不同工作場(chǎng)景下的最佳性能表現(xiàn)。